|
今日係網上見到呢篇關於DDR ram嘅文章覺得唔錯,所以轉貼比大家睇下,希望對大家有幫助。
( E7 ]2 l9 l6 Q' x5 {* ^2 ?" R*原作者好像是Balrog,不對的話請告知,謝謝! c! n Y" W( O
+ S6 K/ `8 a. i
官方說法:在JEDEC(美國半導體協會)的會議中已經做成決定,而記憶體與主機板製造商也終於在整合過程中有了方向。DDR RAM一直受到不相容的問題困擾,以及缺乏操作性的改善而為人詬病。如果沒有任何正式的官方標準背書,那麼你想要找到記憶體與主機板間的完美匹配就如同盲人騎瞎馬一樣。 0 }2 \8 q0 _! u* n; r ?
* d2 D3 u% ~) Z7 s, [一般公認的是,執行快速的DDR RAM並非毫無瑕疵。如果把舊式的DDR-1技術跟現在的400 MHz記憶體時脈速度相比,就像小蝦米對上大鯨魚。而DDR-2技術發表之後,所提供的是記憶體晶片組完全的新型設計,不僅改變了主機板的配置,而且降低了訊號電壓,這也意味著時脈速度最高可以到達更高。而現在,你可以將BIOS設定調整到最佳狀態,以便利用DDR RAM的所有動力,或者是解決穩定性的問題。 $ I9 w* I/ r" E- t9 h, i
舊式的系統也可以從這種新的記憶體模組上得到好處。即使你沒有辦法以最高的記憶體匯流排頻率來運作DDR RAM模組,你仍然可以在較低的時脈速度下調整時序(Timing)參數,以達到最大的效能。要達到這個目標,較快速度的記憶體模組是不二之選。另外,經常使用的方法是,將你的CAS Latency(行位址控制器延遲)或是RAS-to-CAS Delay(列位址控制器至行位址控制器延遲)加以緊縮,這樣所提昇的系統速度,甚至比你砸下大筆銀子在記憶體匯流排上所可以提升的速度還要快。在這篇文章中,我們將會解釋有關記憶體時間的一些概念與技術,並提供大家一些調整上的建議。而我們所提供的訊息也可以適用在DDR.DDR2或是DDR3標準的記憶體上,以方便你調校任何一種系統。
- l. l4 Q* Q0 M7 @
- o5 P [# l9 E$ i) @( i* K4 v模組的調整
e K+ z$ h3 D! i. O使用超頻模組時,時脈速度與時序都會比較快。例如Kingston所製造的PC3500模組的速度最快可以達到433 MHz。 2 ~6 c5 Q4 X5 ~: ^. P- n. i
你可以從一些超越DDR400標準的特殊調整模組開始著手,這種特殊模組為時脈速度和時序提供了特別高的設定值。你可以從Corsair、Geil、Kingston、Mushkin以及其他廠商所生產的PC3500或是PC3700模組中找到這種特殊調整模組。因為屬於這些特殊模組的標準實際上並不存在,因此這些模組的型號就代表了模組本身可以超頻的範圍。 * V4 d$ x/ p, _3 n- J j" I
$ V3 s5 [& {8 `$ G9 s# ?& u
不過,你必須使用支援雙通道的主機板才能感受到DDR RAM的威力,因為它可以將兩個DDR模組的記憶體頻寬相加在一起。
) i$ |5 A% d9 s4 A有一個重點你要抓住,你必須使用兩個記憶體模組。BIOS經常在RAM的時序上作控制,以保持系統的穩定,這是大多數的所謂最佳設定的情形。事實上,RAM的製造商,如Corsair和Geil在銷售時,甚至專為雙通道系統提供了成對匹配的記憶體模組。
. W7 `" R! R$ s0 ]7 ?) g' e) y; w
RAM的調整 / \' a0 G& C% w4 L9 l% o" x# m
製造商,如Corsair專為雙通道主機板提供了成對匹配的記憶體模組。 4 J; I# g8 V4 v% n8 r/ n) E6 w
如果你的系統比較老舊的話,那麼使RAM模組變得更快的方式就是增加你的記憶體匯流排時脈。例如,你可以在一塊支援超微處理器,並使用VIA(威盛)KT333或是KT400晶片組的主機板上安裝DDR400記憶體。雖然晶片組本身並不正式支援這個新的RAM標準,但是你還是可以在BIOS清單中找到調整的選項,並將時脈速度從DDR333調整到DDR400這個等級。
7 i0 m2 v: e( E9 w M X9 c
' o% v) Y5 p# o, y3 T( Y _如果系統在記憶體時脈為400 MHz下顯得不穩定,那麼你就可以不用再對頻率作精細的調校。記憶體時脈和前置匯流排時脈是一致的,而且只能做大量值的調整,例如從DDR333調整到DDR400。調整動作的本身一般說來和前級匯流排的時脈比率息息相關;3/3就等於DDR333在前級匯流排的時脈為333 MHz,而4/3代表了DDR400的記憶體時脈速度。當RAM的時脈以小量調昇時,你必須以鎖步(Lock-Step)的方式來增加前級匯流排的時脈。
6 L" B3 l- f4 T( m5 s3 E9 d
- `0 G2 j9 {3 o9 }+ | E4 g從另外一方面來說,在超微Athlon系統中,逐漸增加記憶體時脈的優點其實很少。事實上,如果你將記憶體時脈設定在400 MHz,而前級匯流排設定在333 MHz的話,反而會將整體的效能拖慢。但是,如果你在BIOS中設定適當的時序參數,你會發現效能的表現要好得多。 ! Q+ |' j1 ?0 l# f3 [( O& I
- v5 N9 Z. t% J9 o6 L
進入矩陣之中
* q3 E( H1 w8 @) i記憶體控制器首先送出單元的列位址,作為模組邏輯的定址使用。經過一段時間,tRCD(RAS-to-CAS Delay)之後,模組會將列的內容作暫存。在現代的RAM晶片上,這樣的程序將會花上兩個或三個時脈循環。你甚至可以看到分數的循環,像2.5個時脈循環(CL2.5),因為DDR RAM可以在時脈訊號的上升和下降的邊緣送出控制與資料的訊號,也就是每個時脈循環中送出兩次訊號。 + |; b7 V; ~! Y6 m* ]+ k x
' ^% n) a, P- b
當列的內容被送去暫存之後,控制器將會送出CAS訊號(行位址控制),以傳送記憶體單元中的行位址。送出訊號所花的時間就等於tCL(CAS Latency),一直到選擇單元的內容送至記憶體晶片的輸出暫存器(Output Register)上。
4 |: G9 p: {4 e% V+ e3 s) w
6 Q1 z m% z* t$ Z在BIOS之中,你可以為時序tRCD和tCL設定使用的時脈循環數目。這些設定值越小,電腦的效能就越好。只有最快的模組才有可能將CL設定為2.0甚至是1.5。 2 Y: b4 b0 P$ ]+ Q" |
3 s9 P2 n# m( \" B4 K* j如果你所讀取的是相同記憶體列的鄰近資料,那麼決定存取速度的唯一因素就是CL時序,因為控制器已經知道列的位址,不需要重新再搜尋一次。不論何時,當控制器必須在一個RAM晶片中定址不同的列時,在列與列轉換的時候,所花的時間就是tRAS(Row Active Time)。這個時間tRAS是隨著tRP(RAS Precharge Time)而增加的,而tRP則是將迴路充電至較高電壓等級所花的時間。從另外一方面來說,即使是快速的記憶體模組,整個過程所花的時間最少也要7個時脈循環。
, P8 F F( n# `1 P; D- z4 @8 @: Q' Z* X: r: O- | `
現在的DDR RAM晶片組被再次細部區分為4個部分(Banks),每個部份代表了一個分離的記憶體區。Bank Interleaving則是允許不同晶片上的Banks的記憶體區可以同步定址,也因此增加了資料傳輸率。當資料被一個記憶體Bank讀取時,另外一個Bank可以定址一個新的資料區。你可以在BIOS中特別設定晶片中可以同時定址多少RAM Banks。最快的設定是「4」。
0 b4 i9 D1 d9 r% o; v! |+ Q
$ q% j5 x. K8 r$ n7 X. D超過1 GB以上的RAM所帶來的頂級效能 2 a( m7 ^9 U8 Q$ f: h
另外一項重要的效能依據是你所安裝的RAM數量。執行影像和視訊的應用程式會因為更多的記憶體而顯著提昇效能。由Content Creation Winstone測試的讀數已經證實,Windows 2000和XP將會因為系統的記憶體超過1 GB以上,整體的表現會大幅提昇。而效能測試的結果顯示,系統效能強烈依賴記憶體的數量。的確,對於快速的Windows XP系統來說,512 MB的RAM只能勉強達到最低標準。回想過去使用Windows 98和Me的久遠年代,512 MB是主流系統所能安裝的最大記憶體數量。
9 O/ ?0 \! c* X7 Q$ y v% [9 o. r( `6 F2 `& A
你所能安裝的最大RAM數量端視你所使用的主機板和晶片組而定。在下面的「記憶體支援」表中,你可以找到更多的訊息。但是,不論你安裝了多少記憶體,在x86系統中所允許的最大記憶體數量為3.5 GB。中央處理器沒有辦法定址超過數量的記憶體。超過的部分將會保留用為控制PCI迴路。
6 v/ J9 W- L. d5 e+ w- N/ Y
$ r1 h( b( ? J9 b. a0 V你應該盡可能不要安裝太多RAM模組。降低模組上的晶片數目也可以增強效能和穩定度。一般來說,一個模組由8或16個晶片組成。
- @- e& E _' {9 }5 i. y9 z' v/ i: u! |" A9 A0 s3 m$ l0 {
你所使用的記憶體模組數目對於你的Command Rate將有直接的影響。Command Rate直接要求記憶體控制器所需的時脈循環數目,以啟動模組和晶片組。如果你將所有的記憶體插槽裝滿,一般來說,你將會把時脈循環從1個循環增加到2個循環,以保持系統穩定。很可惜的是,這樣做將會把效能降低最多3%。
' T* b( N- I9 [' @" l; P
3 N* |3 t0 F$ n& Z! x一些記憶體製造商 網址:( K* o* d6 ~4 j/ i5 J" |8 t d" q
9 l' R' _) U7 ]$ `, X0 b' l
| | | | | | | | | | | % Q" k3 B7 ^/ |- p5 z1 \% F6 C
|
& ^/ S' B, O. _" y
' ^% O9 D: n0 }2 v4 T4 ~如何在BIOS中調整你的RAM ' I/ O$ D. [: U2 R- y
" s6 z8 }" J, n
主機板的BIOS清單中提供了很多的設定,你可以用來將你的記憶體作最佳化。這些設定可以用來調校RAM的功能,不過基本上,這些功能經常以不同的名稱出現。我們將會簡短的解釋這些設定選項。在括弧中的是這個設定可以選用的值,理想值則是以底線標註。我們也將不同BIOS版本,但是功能相同的選項名稱放在一起。不過請注意,並不是所有的BIOS清單都提供所有的設定選項。 4 e! c/ ]* z5 a& U: R
6 J! U4 t6 H) T2 q: `& B3 ?Automatic Configuration「自動設定」(On/ Off)
# \3 G: m, ?( k# K
1 y/ }+ X* h' q% {(DRAM Auto、Timing Selectable、Timing Configuring)如果你要手動調整你的記憶體時序,你必須關閉這個讓電腦為你設定的功能。 6 G8 k& y+ w; k* \; d% e
+ W( }6 [6 h& i. FBank Interleaving(Off/ 2/ 4)
1 ~* Y: B* g9 i; Y6 H+ g(Bank Interleave)DDR RAM的記憶體晶片是由4個Bank所組成。經由Interleaving,同時對4個Bank作定址,可以將效能提升到最高。
# l5 D8 {. `3 Z0 U3 b$ l. u* Q$ t8 C/ |2 X8 N# }
Burst Length「爆發長度」(4/ 8)
W( Z Q# C# W9 y( w這個選項所決定的是,在一個傳輸循環中,要送出多少資料區塊。理想上,在目前Pentium 4和超微Athlon XP的中央處理器的L2 Cache(L2 快取)上,一次傳輸會填入一個記憶體列。一個記憶體列等於64位元,或者是說8個資料封包(Data Packet)。& R! j$ D3 ]2 H, f
O) d& \/ B' i* g9 B- {CAS Latency tCL「行位址控制器延遲時間」(1.5/ 2.0/ 2.5/ 3.0)
: l+ @' Y+ U7 Z3 y(CAS Latency Time、CAS Timing Delay)從已經定址的行,到達輸出暫存器的資料所需的時脈循環數。記憶體製造商將最佳的可能設定值以CL Rating的方式作列表。
) N1 e4 h; ~/ M9 V* d9 I+ J# b8 W. j6 Q+ p: I& {
Command Rate CMD(1/ 2) 1 T% s/ Y' q" T. j: T. i
(Command Rate、MA 1T/2T Select)以要求的資料區間來定址記憶體模組和記憶體晶片所需的時脈循環數。如果你的記憶體插槽已經全部插滿,你必須將這個比值調整到2,不過這樣會使得效能明顯下降。 * x: |: r; T0 }6 v( Z
! C: f& h+ B0 I! F/ ^8 PRAS Precharge Time tRP「列位址控制器預充電時間」(2/ 3)
Q5 G$ I* k) W(RAS Precharge、Precharge to active)對迴路作預充電所需的時脈循環數,以決定列位址。
( p3 \; q; `$ a0 M$ `9 o
: U% J& c4 O: e/ c2 URAS-to-CAS Delay tRCD「列位址至行位址延遲時間」(2/ 3/ 4/ 5)
0 u) c( y+ K' g(RAS to CAS Delay、Active to CMD)在已經決定的列位址和已經送出行位址之間的時脈循環數。將這個設定值設成2可以將效能提高最多4%。 3 K; k4 R( b: ^7 q( c/ w
; x/ }( t' R" J% U9 FRow Active Time tRAS「列動態時間」(5/ 6/ 7) 9 |8 `) s u7 v# f$ l6 \. B
(Active to Precharge Delay、Precharge Wait State、Row Active Delay、Row Precharge Delay)當一個記憶體晶片上兩個不同的列逐一定址所造成的延遲。 ) m% M: F& V8 _& m0 j' q
+ E' B, m+ h3 }( ~Memory Clock「記憶體時脈」(100/ 133/ 166/ 200 MHz)
8 `0 {/ s) j$ }1 S$ l' x(DRAM Clock)指定記憶體匯流排的時脈速度。這個指定的比率與前級匯流排時脈有關。DDR技術(雙資料率)可以經由實際的匯流排時脈速度把資料率加倍。 |
|